随着N3E芯片流片台积电第二代3nm到货

Alphawave表示，它已经完成了业界首批芯片之一的流片(在新标签中打开)采用台积电的N3E制造技术，第二代3nm级工艺节点。该芯片由台积电(台湾半导体制造公司)生产，并已成功通过所有必要的测试。它将于本周晚些时候在台积电的OIP论坛上展示。

有问题的芯片是AlphawaveIPZeusCORE1001-112GbpsNRZ/PAM4Serialiser-Deserialiser(SerDes)，它支持未来几年将流行的众多标准。其中包括800G以太网、OIF112G-CEI、PCIe6.0和CXL3.0。据说SerDes支持超长通道，为下一代服务器提供灵活的连接解决方​​案。

“Alphawave很自豪能够率先使用台积电最先进的3nm技术，”Alphawave总裁兼首席执行官TonyPialis说。“我们的合作伙伴关系将继续带来创新的高速连接技术，为最先进的数据中心提供动力，我们很高兴在台积电OIP论坛活动中展示这些解决方案。”

台积电打算在未来两三年内推出五种3nm级工艺技术。第一代vanillaN3节点预计将用于台积电的alpha客户(阅读：Apple)的一些设计，而第二代N3E将具有改进的工艺窗口，这意味着更快的生产时间、更高的产量、更高的性能，和更低的功率。

N3E预计将比普通N3更广泛地采用，但其量产计划于2023年年中或2023年第三季度开始，大约在台积电使用其N3生产节点开始大批量制造(HVM)一年后。

与所有串行器-解串器芯片一样，AlphawaveIP的SerDes是一块相对较小的硅片，可以利用领先的工艺技术。这样的设计可以用作“管道清洁器”，以了解制造节点的特性。为此，Alphawave在台积电的N3E工艺上制造ZeusCORE100非常有意义。

台积电明年开始N3EHVM后，计划再提供三个3nm级节点，包括面向性能的N3P、用于需要高晶体管密度的芯片的N3S制造技术，以及用于微处理器等性能要求苛刻的应用的N3X制造工艺。